電源模塊IC策劃為什麼要功耗越來越低

針對電源模塊IC來說，低功耗是策劃人員追求的目標之一，針對功耗，目前大家已經推出諸多低功耗方案。

在高性能策劃中，超過臨界點溫度而产生的過多功耗會削弱可靠性。在芯片上表現為電壓下降，由於片上邏輯不再是理想電壓條件下運行的那樣，功耗甚至會影響時序。為了處理功耗問題，策劃師必須貫穿整個芯片策劃流程，建立功耗敏感的方法學來處理功率。不應該等到快要出帶才開始擔心功耗問題。如果這樣，你可能會發現減少功耗的工作做得太少了，也太晚了。

忽視任何一種消耗功率的因素。例如，當你試圖減少開關功耗的時候，泄露功耗卻可能是更值得重視的部分。過多的峰值功耗可能在片內和片外都造成大的噪聲毛刺。

相信減少電源電壓或使用小幾何尺寸的工藝將解決功耗問題。更低的電源電壓減小了噪聲裕量，並且減慢了電路運行速度，這使得難以達到時序收敛，甚至難以滿足性能規格。在90納米及以下工藝，會呈現更大的漏電流。

指望一個“按钮式”的低功耗解決方案或方法。必須在策劃過程中的所有階段達成功耗管理——有時需要策劃決策，有時另外的是自動化達成。

認為具功耗敏感的策劃和自動降耗是互斥的。如果在一個完整的功耗管理策劃方法中將二者結合，這兩種技藝將有效地幫助你克服功耗難題。

互連正在開始支配開關功耗，就像在前幾個工藝節點支配時序一樣。右圖表明了互連對總動態功耗的相對影響。今天，策劃師有能力通過布線優化來減少功耗。

在物理策劃階段，策劃師也可以發現另外自動降耗的機會。在物理策劃過程中自動降耗將是對策劃流程早期以及邏輯彙總過程中功耗減少的補充。工程師在解決功耗問題的時候，可以把下面這些準則作為任何一種策劃方法學的有機組成部分加以應用。

應該理解功耗是與性能(時序)、性能以及你的策劃成本一樣重要的策劃參數。在做策劃決策和權衡時把功耗因素考慮進去。流程早期明智的策劃決策能帶來實質的功耗節省。然而，在策劃過程的初始階段，自動減少功耗則比較困難。

采用高級策劃技藝來減少功耗，例如電壓/功率島劃分、模塊級時鐘門控、功率下降模式、高效存儲器配置和並行。能減少功耗的高級抽象技藝包括動態電壓和頻率調整、存儲器子系統分區，電壓/功率島劃分以及軟件驅動睡眠模式等。

在RTL級和準RTL級精確估算功耗。了解對整體功耗有影響的策劃因素和規範是策劃師的任務，但是，高級功耗估算工具能夠為策劃者供應他們作適當折衷時所需的信息，這對策劃師來說很有幫助。

研究所有自動降低功耗的機會，在降耗的同時還不能影響時序或者增加面積。例如，在邏輯彙總階段，寄存器時鐘門控能夠被有效地使用，但是這樣做可能會對物理策劃過程造成時序和信號完整性問題。一個替代的方法就是在物理策劃階段達成時鐘門控，這一階段已經能得到精確的時序和信號完整性信息。

在物理策劃階段通過優化互連來減少高功耗節點的電容，從而節省功耗。一旦互連電容被減少，驅動這些更低電容負載的邏輯門可以有更小的尺寸或者被優化來产生更低的功耗。使用多阈值電壓單元替代來減少泄漏功耗也能夠在物理級得到有效達成。